⑩ 日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A)

昭63-211194

⑤Int.Cl.* 識別記号 庁内整理番号 ④公開 昭和63年(1988)9月2日 G 11 C 11/34 3 5 4 F-8522-5B H 03 K 17/06 7190-5 J 17/16 7190-5 J 19/003 Z-8326-5 J 19/094 C-8326-5 J 審査請求 未請求 発明の数 1 (全9頁)

図発明の名称 半導体装置

②特 頭 昭62-44964

②出 願 昭62(1987)2月27日

英 敬 砂発 眀 者 F 原 · 42 眀 本 79発 者 宮 明 脇 文 ぴ発 者 正 沖電気工業株式会社 ②出 頣 弁理士 柿本 恭成 沙代 理

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

明细草

1.発明の名称 半導体装置

2. 特許請求の範囲

第1の電源電圧を降圧して第2の電源電圧を出力する電圧変換回路と、前記第2の電源電圧で駆動されたの第2の電源電圧と接地電位との間で変化する出力信号を出力する第1の回路系と、この第1の回路系の出力信号で同期がとられ前記第2の電源電圧で駆動される第2の回路系とを備えた半導体装置において、

前記第2の電源電圧で駆動され前記第1の回路系の出力信号に基づき前記接地電位と前記第2の電源電圧よりほぼ関値電圧だけ高い電圧との間で振幅する制御信号を出力する制御回路と、

前記聞値電圧を持ち第1の端子に前記第1の電源電圧が印加され第2の端子が前記第2の回路系

の入力側に接続されその第1と第2の端子間が前 配制御信号により導通制御される出力用トランジ スタとを、

設けたことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、外部印加電源電圧よりも低レベルの 電圧で駆動する回路系を有する半導体装置に関す るものである。

(従来の技術)

一般に半導体装置として、例えばダイナミック型筋時読出し書込み可能なメモリ(以下、DRAMという)等は、チップ内部の回路動作がすべて外部印加電源電圧により駆動される構造になっている。ところが、集積密度増大による半導体素子の微細化に伴ない、耐圧劣化が無視できなくなってきた。そこで、オンチップで電圧変換回路を設け、その電圧変換回路によりレベルを下げた内部電源電圧を生成し、その内部電源電圧でチップ内の回路を

駆動することにより半導体素子の信頼性を向上させるという技術が提案されるようになった。

従来、この種の技術としては、例えば第2図の ようなものがあった。以下、その構成を図を用い て説明する。

第2回は従来の半導体装置の一構成例を示すプロック図である。

この半導体設置は、外部から印加される第1の電源電圧VCC1を降圧して内部回路供給用の第2の電源電圧VCC2を生成する電圧変換回路1を有し、その電圧変換回路1の出力側に複数の回路系、例えば第1、第2の回路系2と、インバータ4とが接続されている。第1、第2の回路系2,3は、第2の電源電圧VCC2で駆動されるDRAH素子等からなる回路であり、それら両回路を同期させるために、第1の回路系2において第2の電源電圧VCC2と接地電位VSSとの間で変化する電圧V1を取り出し、その電圧V1をインバータ4で反転して電圧V2の形に変換し、その電圧V2で次段の第2の回路系3を駆動している。

るおそれがあった。

本発明は前記従来技術が持っていた問題点として、第2の電源電圧ラインに対するノイズと充電 速度の遅い点、およびCHOS回路例の直流パスの点 について解決した半導体装置を提供するものであ る。

(問題点を解決するための手段)

本発明は前記問題点を解決するために、第1の 電源電圧を降圧して第2の電源電圧を出力する電 圧変換回路と、前記第2の電源電圧で駆動されこ の第2の電源電圧と接地電位との間で変化する出 力信号を出力する第1の回路系と、この第1の回 路系の出力信号で同期がとられ前記第2の電源電 圧で駆動される第2の回路系とを備えた半導体装 置において、制御回路及び出力用トランジスタを 設けたものである。ここで、制御回路は、第2の 電源電圧で駆動され、第1の回路系の出力信号に 基づき接地電位と第2の電源電圧よりほぼ間値電 上だけ高い電圧との間で振幅する制御信号を出力 する回路である。出力用トランジスタは、前記園 (発明が解決しようとする問題点)

しかしながら、上記構成の半導体装置では、電 圧変換回路1の内部インピーダンスが大きいため、 回路系2,3の負荷が大きいと第2の電源電圧 VCC2が低下してその電源電圧VCC2ラインに大きな ノイズが発生し、その回路系2,3等に悪影響を 及ぼすと共に、電源電圧VCC2ラインの充電速度が 遅くなるおそれがあった。また、半導体装置の消 翌電力を少なくするために、回路系2.3やイン バータ4等を相補型HOS トランジスタ(以下、 CHOSという) で構成した場合、そのCHOSの回路系 においては、入出力の信号の振幅が駆動電圧と同 じでないと直流パス(貫通電流)が生じるおそれ がある。例えば、インバータ4をCHOSで構成した 場合、その入出力の電圧V1、V2の振幅値は接地電 位VSS と第2の電源電圧VCC との間の媒であるが、 駅動電圧である第2の電源電圧VCC2が前記のよう に低下すると、そのインパータ4の電源電圧VCC2 側から接地側へ貫通電流が流れ、それによって消 費電力の増大や、誤動作等といった思影響が生じ

値電圧を持ち、第1の端子に第1の電源電圧が印加され第2の端子が第2の回路系の入力側に接続され、その第1と第2の端子間が前記制御により 等通制御されるトランジスタである。

(作用)

本発明によれば、以上のように半導体装置を棉成したので、制御回路は接地電位と第2の電源電圧よりほぼ関値電圧だけ高い電圧との間で振幅する制御信号を出力し、その制御信号で出力トランスタをオン、オフ制御する。すると、出力トランジスタをオン、オフ制御する。すると、出力トランジスタをオン、オフ制御する。すると、出力トランジスタは第2の電源電圧ラインの電圧変動の影響を受けることなく、第2の電源電圧と等しい電圧を出力して第2の回路系における直流パスの防止が図れる。また、大容量の充電のために出力トランジスタには第1の電源電圧が印加されるため、第2の電源電圧ラインに生じるノイズ発生の防止と、高速充電が行える。従って前配同風点を除去できるのである。

(実施例)

第1図は本発明の第1の実施例を示す半導体接 置の構成図である。

この半導体装置は従来と同様に、外部から印加 される第1の電源電圧VCC1を降圧して内部回路供 給用の第2の電源電圧VCC2を生成する電圧変換回 路10を有し、その電圧変換回路10の出力側と接地 電位VSS との間にはCHOS等で構成される複数の団 路系、例えば出力端子ila を有する第1の回路系 と入力増子12a を有する第2の回路系12とが接続 されている。第1の回路系11は、第2の電源電圧 VCC2と接地電位VSS との間で変化する同期用の電 圧V11 を出力端子11a から出力する機能を有して いる。また、電圧変換回路10の出力側と接地電位 VSS との間には制御回路20が接続され、その制御 回路20の出力側に電圧V12 の出力用トランジスタ、 例えばNチャネルHOS トランジスタ(以下、NHOS という) 30とリセット用トランジスタ、例えば NMOS31とが接続されている。NHOS30と31は第1の 電源電圧VCC1と接地電位VSS との間に直列に接続 され、そのNHOS30と31の接続点が第2の回路系12

のゲートに接続されている。ノードN1とN4にはコンデンサ充電用のNHOS25が接続され、そのNHOS25 のゲートが第2の電源電圧VCC2に接続され、さら にその第2の電源電圧VCC2とノードN4との間にク

以上のように構成される半導体装置の動作を説明する。

ランプ用のNHOS26が接続されている。

先ず、第1の電源電圧VCC1が電圧変換回路10及び出力用NHOS30に印加されると、電圧変換回路10は第1の電源電圧VCC1を降圧して第2の電源電圧VCC2を生成し、その電圧VCC2を回路系11、12及び制御回路20へ供給する。すると、回路系11は駆動して高レベル(以下、"H"という)が第2の電源電圧VCC2に、低レベル(以下、"L"という)が接地電位VSSとなる電圧V11を出力場子11aへ出力し、制御回路20へ供給する。

制御回路20へ入力された電圧V11 が "H" (=VCC2)の場合、それが1段目のインバータ21 で反転され、その出力側のノードN1が "L" (=VSS)となり、NHOS25を通してノードN4上の制 の入力端子12a に接続されている。

制御回路20は出力端子11a からの電圧V11 を入 カし、出力用NHOS30のゲートを制御する制御信号 Vgとリセット用NHO831のゲートを制御するリセッ ト信号Vrとを生成する回路であり、Pチャネル HOS トランジスタ(以下、PHOSという)21a, 22a , 23a 及びNHOS21b , 22b , 23b でそれぞれ 構成される信号遅延用の3段のインバータ21,22, 23を有している、これらのインパータ21~23は第 2の電源電圧VCC2と接地電位VSS との間に接続さ れており、そのうち1段目のインバータ21は端子 11a に接続され、そのインバータ21の出力側ノー ドN1に2段目のインバータ22が接続され、さらに そのインバータ22の出力側ノードN2に3段目のイ ンバータ23が接続されている。3段目のインバー タ23の出力側ノードN3には、ブートストラップ用 · のコンデンサ24を介して制御信号Vg出力用のノー ドN4が接続され、そのノードN4が出力用NHOS30の ゲートに接続されている。ノードN2はリセット信 号Vr取出し用のノードであり、リセット用MHO831

御信号Vgが"L"となって出力用NHOS30がオフ状態となる。ノードN1が"L"となった後、それが2段目のインバータ22で反転され所定時間遅れてノードN2上のリセット信号Vrが"H"となり、リセット用NHOS31がオン状態となって出力電圧V12が"L"(=VSS)にリセットされる。ノードN2が"H"となった後、それが3段目のインバータ23で反転され所定時間遅れてノードN3が"L"となる。

入力電圧V11 が "L" (=VSS)の場合、それが 1 段目のインバータ21で反転され、その出力側ノードN1が "H" (=VCC2)となり、NHOS25及びノードN4を通してコンデンサ24が電圧 (VCC2-Vt)にプリチャージされる。ここで、VtはNHOS25の間 値電圧である。なお、第1 図中のHOS トランジスタは総て同一の関値電圧Vtを有するものと仮定する。ノードN1が "H"になった後、それが2 段目のインバータ22で反転され所定時間遅れてノードN2上のリセット信号Vrが "L"になると、リセット用NHOS31がオフ状態となる。その後、ノードN2

の "L" が3段目のインバータ23で反転され所定時間選れてノードN3が "H" (=VCC2)になると、コンデンサ24を通してノードN4上の制御信号Vgが電圧 (VCC2+α)へと昇圧される。このαはコンデンサ24とそれに接続されたNHOS25、26等の容量とによって決まる電圧値である。制御電圧Vgが上昇して電圧 (VCC2+Vt)になると、NHOS25がオフ状態になると共に、クランプ用のNHOS26がオン状態になり、その制御電圧Vgが電圧 (VCC2+Vt)にクランプされる。すると、その制御電圧Vgでオン状態になっている出力用NHOS30の出力電圧V12 が電圧VCC2 (=Vg-Vt)まで充電される。

このように入力電圧V11 が "H" (=VCC2)のとき、制御回路20から出力される制御個号Vgが "L" (=VSS)となって出力用NHOS30の出力電圧 V12 が "L" (=VSS)となり、また入力電圧V11 が "L" (=VSS)のとき、制御回路20の制御個号 Vgが "H" (=VCC + Vt)となって出力用NHOS30の出力電圧V12 がH (=VCC2)となる。この出力電圧V12 は入力端子12a を通して第2の回路系12

半導体装置における制御回路20の他の構成例を示す回路図である。この制御回路では、第1図のコンデンサ充電用NHOS25の代りに、NHOS25-1, 25-2, 25-3を設けたものである。このような構成にすることにより、NHOS25-1のブートストラップ動作で、このプリチャージレベルを第1図のような(VCC2-Vt)からVCC2に上昇させることによってコンデンサ24の容量を小さくすることができる。

第4図は第3の実施例を示すもので、第1図の 半導体装置における制御回路20の他の構成例を示 す回路図である。この制御回路では、第3図にお いてノードN3を充電するPHOS23a をNMOS23a-1 に 置き換え、そのNHOS23a-1 のゲートをノードN4に、 そのドレインを第1の電源電圧VCC1に、そのソー スをノードN3にそれぞれ接続している。この NHOS23a-1 には第1の電源電圧VCC1が印加される ため、ノードN3に接続されたコンデンサ24等の負 荷が大きいときでも、そのノードN3に対する十分 な充電能力を発揮することができる。

なお、第3図及び第4図において、第1図のリ

に入力され、その回路系12が駆動する。

第1の突旋例では、制御信号Vgで制御される大 容量の出力用NMOS30の充電に第1の電源電圧VCC1 を用いるようにしたため、第2の回路系12の負荷 容量が変励しても、第2の電源電圧VCC2ラインの 電圧が変動せず、その第2の電源電圧VCC2ライン のノイズ発生を防止できると共に、高速充電が可 能となる。ここで、出力用NHOS30及びリセット用 NHOS31には第1の電源電圧VCC1が印加されるため、 素子の微細化によりそのトランジスタの附圧劣化 が問題となるが、大電流を必要とするこの限られ たトランジスタのみ耐圧を高く設定すれば何ら問 題はなく、また集積度にもあまり影響しない。ま また、出力用NHOS30の充電時の電圧を (VCC2+Vt) に制御して出力電圧V12 をVCC2レベルにしたので、 第2の回路系12に駆動電圧として印加される第2 の電源電圧VCC2との整合がとれ、それによって第 2の回路系12をCHOSで構成した場合の直流バスを 防止できる。

第3図は第2の実施例を示すもので、第1図の

セット用NHOS31を制御するためのリセット信号Vrは、第1図のように制御信号Vgの逆相が得られるノードN2から取り出してもよいし、あるいは他の信号を用いてもよい。同様に、第1図の回路のリセット信号VrもノードN2以外の信号を用いることができる。

第5図は第4の実施例を示すもので、第1図の 半導体装置における制御回路20をNHOSで構成した 回路図である。この制御回路は出力端子11aから 入力される電圧V11の反転信号V11を生成するインバータ40を有し、そのインバータ40の出力側に、 NHOS41a, 41bからなる1段目のインバータ41、 NHOS42a, 42bからなる2段目のインバータ42、 及びNHOS43a, 43bからなる3段目のインバータ 43が接続されている。ここで、1段目インバータ 41の出力個ノードN11は2段目インバータ 41の出力個ノードN11は2段目インバータ42の NHOS42bのゲートに接続され、さらにその2段目 インバータ42の出力個ノードN12が3段目インバータ 43のNHOS43bのゲートに接続されている。3 段目インバータ43の出力側ノードN13にはコンデ ンサ44を介してノードN14 が接続され、そのノードN14 から制御信号Vgが出力される。ノード14とインバータ40の出力側との間にはNHOS45が接続され、同じくノードN14 と接地電位VSS との間にはNHOS46が接続されている。NHOS45のゲート側ノードN15 とノードN12 との間には、NHOS47が接続されている。また、ノード14と第2の電源電圧VCC2との間には、クランプ用のNHOS48が接続されている。なお、NHOS41b , 42a , 46の各ゲートには、リセット信号Vcr が入力される。

第6図(1)、(2) は第5図のタイミングチャートであり、同図(1) は入力である反転電圧▽11の立上がりによるセット時の動作、同図(2) は入力である反転電圧▽11の立下がりによるリセット時の動作をそれぞれ示している。

セット時を示す第6図(1) において、スタンバイ時には入力である反転電圧▽11が"L" (=VSS)、リセット信号Vcrが"H"(=VCC2) になっており、先ずリセット信号Vcrが"L" (=VSS)になると、MHOS41b, 42a, 46がオフ状

態になる。次いで入力である反転電圧▽11が"H" (=VCC2)になると、NHOS45のセルフプースト動 作によってノードN14 上の制御信号Vgが電圧VCC2 へと充電される。この時、ノードN12 は恒圧 (VCC -Vt)レベルであり、NHOS43b がオンして いるため、ノードN13 は接地電位VSS レベルであ る。そのため、コンデンサ44にVCC2の電位差が充 **電される。一方、NHOS418 を頂してノードN11 が** 電圧(VCC2-Vt)レベルへ充電され、NHOS42b を 通してノードN12 の電圧がVSS レベルへ放電され る。すると、NHOS43b はオフ状態となり、NHOS 43a を通してノードN13 が電圧VCC2まで充電され、 コンデンサ44によってノードN14 上の制御信号Vg が電圧(VCC2+a)レベル方向へつき上げられる。 ここで、αはノードN13 に接続されたコンデンサ 44等の容量によって決まる電圧値である。この時、 ノードN15 はNHOS47を通して放電されているので、 NHOS45はオフ状態である。制御信号Vgが電圧 (VCC2+Vt) まで上昇すると、NHOS48がオン状態 となり、その制御信号Vgが電圧(VCC2+Vt)にク

ランプされる.

次に、リセット時を示す第6図(2) において、 入力である反転電圧▽11が"し" (=VSS) になると、NHOS41a がオフ状態になる。その後、リセット信号VCrが"H" (=VCC2) になると、NHOS41b, 46を通してノードN11 とノードN14 上の制御信号Vgとが接地電位VSS レベルに放電されると共に、NHOS42a を通してノードN12 が電圧 (VCC2 - Vt) レベルに充電される。これにより、NHOS43b を通してノードN13 が接地電位VSS レベルに放電され、NHOS47を通してノードN15 が電圧 (VCC2-Vt) レベルに充電される。

このように制御回路をNHOSのみで構成しても、第1の実施例と同様の利点が得られる。同様に、PHOSのみで制御回路を構成することもできる。

第7図は第5の実施例を示すもので、第1図の 半導体装置における出力側リセット回路の他の構成例を示す回路図である。この回路では、第1図 のリセット用NHOS31に代えて2個のNHOS31-1 31-2を直列に接続している、そして一方のNHOS 31-1のゲートには制御信号Vgと逆相のリセット信号Vr1 を供給し、他方のNHOS31-2のゲートには制御信号Vgと同相のリセット信号Vr2 を供給する。なお、入力場子12a に接続されたコンデンサC1と、NHOS31-1と31-2の接続点に接続されたコンデンサC2とは、第2の回路系12内の容量を表わしており、それらのコンデンサC1とC2は同一容量値を有するものと仮定する。

第8回は第7回の動作を示すタイミングチャートである。

リセット時において、リセット信号Vr2 を第2の電源電圧VCC2レベル、リセット信号Vr2 を接地電位VSS レベルにすると、NHOS31-1がオン状態、NHOS31-2がオフ状態となり、出力電圧V12 が2個のコンデンサC1、C2によって容量分割され、その出力電圧V12 が1/2・VCC2レベルとなる。このようにリセット時の出力電圧V12 を、第1図のように接地電位VSS レベルとせずに、1/2・VCC2レベルとしても、第1図の実施例と同様の利点が得ら

特開昭63-211194(6)

れる。このような出力電圧V12 は、例えば1/2・VCC2プリチャージ方式を採用したDRAHで第2の回路系12を構成した場合に、そのDRAHにおけるPチャネルセンスアンプの活性化信号等に使用できる。なお、リセット時の出力電圧V12 は、VSS レベルや1/2・VCC2レベル以外のレベルに設定することも可能である。

このように、本発明は図示の実施例に限定されず、種々の変形が可能である。

(発明の効果)

以上詳梱に説明したように、本発明によれば制御信号を出力する制御回路と、第1の電源電圧が印加され前記制御信号で制御される出力用トランジスタとを設けたので、その出力用トランジスタに接続される負荷が突動しても、第2の電源電圧ラインの電圧が変動せず、それによってノイズ発生の防止が図れると共に、出力用トランジスタには第1の電源電圧が印加されているため、高速充電が可能となる。さらに出力用トランジスタは、第2の電源電圧とほぼ等しい安定した電圧の出力

が可能となるため、その出力電圧で動作する第2 の回路系における直流パス等の悪影響も的確に防止できる。


4. 図面の簡単な説明


第1図は本発明の第1の実施例を示す半導体袋 置の構成図、第2図は従来の半導体装置の構成プ ロック図、第3図、第4図、第5図は本発明の第 2、第3、第4の実施例を示す第1図の他の制御 図路図、第6図(1)、(2)は第5図のセット時と リセット時のタイミングチャート、第7図は本発 明の第5の実施例を示す第1図の他の出力側リセット ット回路図、第8図は第7図のタイミングチャートである。


10……電圧変換回路、11, 12……第1, 第2の 回路系、20……制御回路、30……出力用トランジ スタ(MHOS)、31……リセット用トランジスタ (MHOS)、V11 ……入力電圧、V12 ……出力電圧、 VCC1、VCC2……第1, 第2の電源電圧、Vg……制 個信号、Vcr, Vr, Vr1、Vr2 ……リセット信号、


VSS ……接地電位。


出願人代理人 柿 本 恭 成











第5図のタイミングチャート 第6図

特爾昭63~211194(8)

手 統 補 正 虧 (自発)

昭和63年 5月23日

特許庁長官 小川邦夫 殿

39

1 事件の表示

昭和62年 特許 願 第44964号

2 発明の名称

半導体装置

3 補正をする者

事件との関係 特許出願人

住 所 東京都港区虎ノ門1丁目7番12号 名 称 (029) 沖電気工業株式会社

代表者 橋本南海男

4 代 理 人 (郵便番号 101)

東京都千代田区神田駿河台二丁目11番16号 (電話東京(293)5463 代表)


680 弁理士 柿 本 费

5 福正の対象

明細書の「特許請求の範囲」の個、「発明の詳細な説

明」の個、及び図面。

6 福正の内容



第1図の他の出力側リセット回路

部 回 難

Vr1, Vr2: リセット信号

- (1) 明細律の「特許請求の範囲」を別紙の通り補正する。
- (2) 明細書、4頁8行目~5頁1行目の「また、半導体装置の……おそれがあった。」を削除する。
- (4) 同、6頁4行目の「トランジスタ」を、 「Nチャネルトランジスタ」と補正する。
- (5) 同、6頁14行目の「直流パス」を「素子の信頼性低下」と補正する。
- (6) 同、11頁18行目の「VCC」を、「VCC2」と補正する。
- (7) 同、12頁13行目~19行目の「ままた、……防止できる。」を削除する。
- (8) 同、17頁14行目~16行目「同様に、……こともできる。」を削除する。
- (9) 同、20頁2行目の「直流パス等の感影 響」を、「素子の信頼性低下」と補正する。
- (10) 図面の第2図を別紙の通り補正する。


特許競求の範囲

第1の電源電圧を降圧して第2の電源電圧を出力する電圧変換回路と、前記第2の電源電圧で駆動されこの第2の電源電圧と接地電位との間で変化する出力信号を出力する第1の回路系と、この第1の回路系の出力信号で同期がとられ前記第2の電源電圧で駆動される第2の回路系とを備えた半導体装置において、

前記第2の電源電圧で駆動され前記第1の回路系の出力信号に基づき前記接地電位と前記第2の電源電圧よりほぼ関値電圧だけ高い電圧との間で振幅する制御信号を出力する制御回路と

前記園値電圧を持ち第1の端子に前記第1の電源電圧が印加され第2の端子が前記第2の回路系の入力側に接続されその第1と第2の端子間が前記制御信号により導通制御される出力用<u>Nチャネ</u>ルトランジスタとを、

設けたことを特徴とする半導体装置



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成6年(1994)5月13日

【公開番号】特開昭63-211194 [公開日]昭和63年(1988)9月2日 【年通号数】公開特許公報63-2112 【出願番号】特願昭62-44964 【国際特許分類第5版】

G11C 11/407 H03K 17/06 E 9184-5J 17/16 L 9184-53 17/687 19/003 Z 8941-53 19/094 [F I] G11C 11/34 354 F 6741-5L H03K 17/687 F 8221-53 19/094 C 8941-53

手統補正書

平成 5年 6月 24日

特許庁長官

事件の表示

昭和62年



- 発明の名称
- 3 補正をする者

特許出願人 事件との関係

住 所 東京都港区虎ノ門1丁目7番12号 (029) 沖電気工業株式会社

名 称

代表者 神宫司

4 代 理 人 (郵便番号 101) 東京都千代田区外神田二丁目9番3号 (電話東京(3253)8731代表) 8680 弁理士 柿 本 紩



- 5 補正の対象
 - 明細書の「特許館求の範囲の欄」、及び「発明の詳細 な説明の側」
- 補正の内容

明細書を別紙の通り検正する(補正の対象の欄に記載 した事項以外は内容に変更なし)。 5, 6,25



- 1、発明の名称
- 半導体装置
- 2. 特許請求の範囲
- 第1個原配位レベルの第1個号を第2電源電 位レベルの第2個母に変換する電圧変換回路と、 前記第2個号が与えられると共に、入力する個 号に基づいて所定レベルの出力信号を出力する論 理回路と、

前紀第1個号が与えられると共に、前記論題回 路の出力信号に基づいて、前記第2年源電位レベ ルの第3個号もしくは接地電位レベルの第4個号 を出力する出力トランジスタとを、

有することを特徴とする半導体器置。

2. 前配所定レベルの出力信号は、前配接地電位 レベルと、前記第2電源電位レベルよりも前記出 カトランジスタの関値電位レベル分だけ高いレベ ルとの間で、類幅することを特徴とする特許請求 の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、外部印加電源電圧よりも低レベルの 電圧で駆動する回路系を有する半導体装置に関す るものである。

(従来の技術)

一般に半導体装置として、例えばダイナミック型 試時 映出し書込み可能なメモリ (以下、DRAMという) 等は、チップ内部の回路動作がすべて外部 印加電源電圧により駆動される構造になっている。ところが、集積密度増大による半導体業子の散細化に伴ない、耐圧劣化が無視できなくなってきた。そこで、オンチップで電圧変換回路を設け、その電圧変換回路によりレベルを下げた内部電源電圧でチップ内の回路を駆動することにより半導体業子の信頼性を向上させるという技術が提案されるようになった。

従来、この種の技術としては、例えば第2図のようなものがあった。以下、その構成を図を用いて説明する。

ノイズが発生し、その回路系2、3等に悪影響を 及ぼすと共に、電源電圧VCC2ラインの充電速度が 遅くなるおそれがあった。

本発明は前記従来技術が持っていた問題点として、第2の電源電圧ラインに対するノイズと充電 速度の遅い点について解決した半導体装置を提供 するものである。

(問題点を解決するための手殻)

本発明は前記問題点を解決するために、半導体 装置において、第1電源電位レベル(例えば、 VCC1)の第1信号を第2電源電位レベル(例えば、 VCC2)の第2信号に変換する電圧変換回路と、前 記第2信号が与えられると共に、入力する信号 (例えば、V11)に基づいて所定レベルの出力信号 (例えば、V8)を出力する論理回路と、前配第 1信号が与えられると共に、前配論理回路の出力 信号が与えられると共に、前配論理回路の出力 信号をあるとは接地電位レベルの第4信号を出力す る出力トランジスタとを、有している。

前記所定レベルの出力信号は、例えば、前記接

第2図は従来の半導体装置の一様成例を示すプロック図である。

この半導体装置は、外部から印加される第1の電源電圧VCC1を降圧して内部回路供給用の第2の電源電圧VCC2を生成する電圧変換回路1を有し、その電圧変換回路1の出力側に複数の回路系2、列えば第1、第2の回路系2、3は、第2の電源電圧VCC2で配数されるDRAI業子等からなる回路であり、それら両回路を同期調電をからなる回路であり、それら両回路を同期調電をからなる回路であり、それら両回路を同期調電をからなる回路であり、それら両回路を同期調電をからなる回路であり、それら両回路を回路調電をして、第1の回路系2において第2の電圧V1を取り出し、その電圧V1をインバータ4で反転して電圧V12の形に変換し、その電圧V2で次段の第2の回路系3を駆動している。

(発明が解決しようとする問題点)

しかしながら、上記構成の半導体装置では、電 圧変換回路1の内部インピーダンスが大きいため、 回路系2,3の負荷が大きいと第2の電源電圧 VCC2が低下してその電源電圧VCC2ラインに大きな

地電位レベルと、前記第2電源電位レベルよりも 前記出力トランジスタの関値電位レベル分だけ高 いレベルとの間で振幅する。

(作.用)

(実施例)

第1図は本発明の第1の実施例を示す半導体数 図の機成図である。

この半導体装置は従来と同様に、外部から印加 される第1の製版製圧VCC1を降圧して内部同路供 給用の第2の電源電圧VCC2を生成する電圧変換回 路10を有し、その電圧変換回路10の出力側と接地 電位YSS との間にはCHOS等で構成される複数の回 路系、例えば出力端子11m を有する第1の回路系 と入力増子12a を育する第2の回路系12とが接続 されている。第1の回路系11は、第2の電源電圧 VCC2と接地盤位VSS との間で変化する間期間の賃 EV11 を出力増于Lia から出力する機能を有して いる。また、電圧変換回路10の出力側と接地翼位 VSS との間には、論理回路で構成された制御回路 20が接続され、その制御回路20の出力側に、電圧 V12 の出力用トランジスタ、例えばドチャネル NOS トランジスタ(以下、RNOSという)80とりセ ット用トランジスタ、例えばKNOS31とが接続され ている。NNOS30と81は第1の鉄源電圧VCC1と接地 電位VSS との間に直列に接続され、そのNIOS30と

号Vr政出し用のノードであり、リセット用KHOS31 のゲートに接続されている。ノードN1とN4にはコンデンサ充電用のNHOS25が接続され、そのXHOS25 のゲートが第2の電弧電圧VCC2に接続され、さらにその第2の電弧電圧VCC2とノードN4との間にクランプ用のNHOS28が接続されている。

以上のように構成される半導体装置の動作を説明する。

先ず、第1の電源電圧VCC1が電圧変換回路10及び出力用NNOS30に印加されると、電圧変換回路10は第1の電源電圧VCC1を降圧して第2の電源電圧VCC2を生成し、その電圧VCC2を回路系11,12及び側即回路20へ供給する。すると、回路系11は駆動して高レベル(以下、"H"という)が第2の電源電圧VCC2に、低レベル(以下、"L"という)が接地電位VSS となる電圧V11を出力増子11aへ出力し、動即回路20へ供給する。

刻御回路20へ入力された電圧V11 が "H" (=VCC2)の場合、それが1段目のインパータ21 で反転され、その出力側のノードN1が "L" 81の接続点が第2の回路系12の入力増子12a に接続されている。

制御回路20は出力増子11a からの電圧V11 を入 力し、出力用NNOS30のゲートを制御する制御信号 Vgとリセット用NKOS31のゲートを制御するリセッ ト信号Vrとを生成する回路であり、Pチャネル NOS トランジスタ (以下、PNOSという) 21a . 22a , 23a 及びKNOS21b , 22b , 23b でそれぞれ 構成される信号遅延用の3段のインパータ21、22、 23を有している。これらのインパータ21~23は第 2の電源電圧VCC2と接地電位VSS との間に接続さ れており、そのうち1段目のインパータ21は端子 11a に接続され、そのインパータ21の出力倒ノー ド川に2段目のインパータ22が接続され、さらに そのインパータ22の出力御ノード22に3段目のイ ンパータ23が接続されている。3段目のインパー タ23の出力領ノードN3には、プートストラップ用 のコンデンサ84を介して制御信号Vg出力用のノー ドB4が接続され、そのノードB4が出力用BMOS30の ゲートに接続されている。ノード版2はリセット信

(=VSS) となり、NEOS25を通してノードN4上の倒物信号Vgが "L" となって出力用NEOS30がオフ状態となる。ノードN1が "L" となった後、それが2段目のインバータ22で反転され所定時間遅れてノードN2上のリセット信号Vgが "H" となり、リセット用NEOS31がオン状態となって出力電圧V12が "L" (= VSS)にリセットされる。ノードN2が "H" となった後、それが3段目のインバータ28で反転され所定時間遅れてノードN3が "L" となる。

入力電圧711 が "L" (= YSS) の場合、それが 1 数目のインパータ21で反転され、その出力側ノード別が "H" (= YCC2) となり、FNOS25及びノード別を通してコンデンサ24が電圧 (YCC2 - Yt)にプリチャージされる。ここで、YtはKNOS25の製 値電圧である。なお、第1 図中のHOS トランジスタは絶て同一の関値電圧Ytを有するものと仮定する。ノード別が "H" になった後、それが2 数目のインパータ22で反転され所定時間連れてノードM2上のリセット信号YTが "L" になると、リセッ

このように入力電圧VI1 が "H" (= VCC2) のとき、制御回路20から出力される制御信号Vgが "L" (= VSS)となって出力用NIOS80の出力電圧VI1 が "L" (= VSS)となり、また入力電圧VI1 が "L" (= VSS)のとき、制御回路20の制御信号Vgが "H" (= VCC2+Vt)となって出力用NIOS30の出力電圧VI2 が "H" (= VCC2)となる。この

このプリチャージレベルを第1図のような (VCC2 ーYt) からVCC2に上昇させることによってコンデンサ24の容量を小さくすることができる。

期4図は第3の実施例を示すもので、第1図の 半導体装置における側額回路20の他の構成例を示 す回路図である。この側御回路では、第3図にお いてノードボ3を充電するPNOS23a をNNOS23a-1 に 置き換え、そのNNOS23a-1 のゲートをノードN4に、 そのドレインを第1の電源電圧TCC1に、そのソー スをノードN3にそれぞれ接続している。この NNOS23a-1 には第1の電源電圧VCC1が印加される ため、ノードボ8に接続されたコンデンサ24等の負 荷が大きいときでも、そのノードが3に対する十分 な充電能力を発揮することができる。

なお、第3図及び第4図において、第1図のリセット信号Vr は、第1図のように創御信号Vgの逆極が得られる ノードVgから取り出してもよいし、あるいは他の 信号を用いてもよい。同様に、第1図の回路のリ セット保号VrもノードVg以外の信号を用いること 出力電圧V12 は入力端子12m を通して第2の回路 系12に入力され、その回路系12が駆動する。

第1の実施例では、制御信号V8で制御される大容量の出力用RIOS30の充電に第1の電源電圧VCCIを用いるようにしたため、第2の回路系12の負荷容量が変動しても、第2の電源電圧VCC2テインのリイズ発生を防止できると共に、高速充電が可能となる。ここで、出力用RIOS30及びリセット用RIOS31には第1の電源電圧VCC1が印加されるため、素子の微細化によりそのトランジスタの耐圧労の状が開選となるが、大電流を必要とするこの限られたトランジスタのみ配圧を高く設定すれば何ら問題となるが、大電流を必要とするこの限られたトランジスタのみ配圧を高く設定すればい。

第8図は第2の実施例を示すもので、第1図の 半導体装置における制御回路20の他の構成例を示 す回路図である。この創御回路では、第1図のコ ンデンサ充電用KNOS25の代りに、KNOS25-1、25-2、 85-3を設けたものである。このような構成にする ことにより、NNOS25-1のブートストラップ動作で、

ができる。

第5図は第4の実施例を示すもので、第1図の 半導体装置における制御回路20をNiOSで構成した 回路図である。この制御回路は出力端子118 から 入力される信号¥11 の反転信号▼11を生成するイ ンパータ40を有し、そのインパータ40の出力側に、 NVOS41a , 41b からなる 1 数目のインパータ41、 RKOS42a , 42b からなる2 数目のインバータ42、 及びNNOS43a 、48b からなる3段目のインパータ 48が接続されている。ここで、1段目インパータ 41の出力例ノード 811 は2段目インパータ42の NNOS42b のゲートに接続され、さらにその2殴目 インパータ42の出力例ノードN12 が3数目インパ ータ43のNEOS48b のゲートに接続されている。 3 段目インパータ43の出力倒ノードK18 にはコンデ ンサ44を介してノードR14 が接続され、そのノー ド514 から制御信号Vgが出力される。ノード14と インパータ40の出力側との間にはRKOS45が接続さ れ、同じくノードK14 と締集質がVSS との期には ENOS48が接続されている。FEOS45のゲート働ノー ドK15 とノード#12 との間には、KEOS47が接続されている。また、ノード14と第2の程度程EVCC2 との間には、クランプ用のHXOS48が接続されている。なお、KEOS41b . 42a . 46の各ゲートには、 リセット信号Yor が入力される。

第6図(1),(2)は第5図のタイミングチャートであり、同図(1)は入力である反転電圧V11の立上がりによるセット時の動作、同図(2)は入力である反転電圧V11の立下がりによるリセット時の動作をそれぞれ示している。

セット時を示す第6図(1) において、スタンパイ時には入力である反転電圧▼11が"L"(=YCS)、リセット信号Vcr が"H"(=VCC2)になっており、先ずリセット信号Vcr が"L"(=VSS)になると、KNOS41b, 42a, 46がオフ状態になる。次いで入力である反転電圧▼11が"H"(=VCC2)になると、KNOS45のセルフプースト動作によってノードK14上の制御信号Vgが電圧VCC2へと充電される。この時、ノードK12は電圧(VCC-Yt)レベルであり、KNOS43b がオンしている

41b、46を通してノードN11 とノードN14 上の制 御信号Ygとが接地電位VSS レベルに放電されると 共に、KNOS42a を通してノードN12 が電圧 (VCC2 ーYt) レベルに充電される。これにより、NNOS 43b を通してノードN13 が接地略位VSS レベルに 放電され、NNOS47を週してノードN15 が電圧 (VCC2ーYt) レベルに充電される。

このように制御回路をNHOSのみで構成しても、 第1の実施例と同様の利点が得られる。

第7図は第5の実践例を示すもので、第1図の半導体装置における出力側リセット回路の他の構成例を示す回路図である。この回路では、第1図のリセット用NNOS31に代えて2個のNNOS31-1、31-2を直列に接続している。そして一方のNNOS31-1のゲートには制御信号では強相のリセット信号で1を供給し、他方のNNOS31-2のゲートには制御信号で8と同相のリセット信号で12を供給する。なお、入力端子12aに接続されたコンデンサCIと、NNOS31-1と31-2の接続点に接続されたコンデンサCIと、以第2の回路系12内の容量を表わしており、

ため、ノードN13 は接地電位VSS レベルである。 そのため、コンデンサ44にVCC2の電位差が充電さ れる。一方、MBOS41a を通してノードM11 が電圧 (YCC2-Yt) レベルへ充電され、NAOS42b を通し てノードR12 の電圧がVSS レベルへ放電される。 すると、NMOS43b はオフ状態となり、NMOS43a を 通してノード818 が電圧VCC2まで充電され、コン デンサ44によってノードN14 上の制御信号Vgが電 圧 (VCC2+c) レベル方向へつき上げられる。こ こで、αはノード#13 に接続されたコンデンサ44 等の容量によって決まる電圧値である。この時、 ノード#15 はHXOS47を通して放電されているので、 NIOS45はオフ状態である。創御信号Vgが電圧 (YCC2+Yt) まで上昇すると、MIOS48がオン状態 となり、その制御信号Vgが電圧(VCC2+Vt)にク ランプされる。

次に、リセット時を示す第6図(2) において、 入力である反転電圧 \overline{V} 11が "L" (= VSS) にな ると、REOS41a がオフ状態になる。その後、リセ ット信号Yer が "H" (= VCC2) になると、BEOS

それらのコンデンサCIとCZは同一容量値を有する ものと仮定する。

第8図は第7図の動作を示すタイミングチャートである。

リセット時において、リセット信号Vcl を第2 の電源電圧VCC2レベル、リセット信号Vc2 を接地 電位TSS レベルにすると、NYOS31-1がオン状態、 MIOS31-2がオフ状態となり、出力選圧V12 が2個 のコンデンサCl、C2によって容量分割され、その 出力電圧V12 が1/2 ・VCC2レベルとなる。このよ うにリセット時の出力電圧V12 を、第1図のよう に接地電位YSS レベルとせずに、1/2 ・VCC2レベ ルとしても、第1個の実施例と同様の利点が得ら れる。このような出力電圧718 は、例えば8/1 ・ VCC2プリチャージ方式を採用したDRANで第2の回 路系12を構成した場合に、そのDRAMにおけるPチ ・ネルセンスアンプの活性化信号等に使用できる。 なお、リセット時の出力電圧V12 は、VSS レベル や1/2 · YCC2レベル以外のレベルに設定すること も可能である。

وزان

このように、本発明は図示の実施例に限定されず、相々の変形が可能である。

(発明の効果)

以上詳細に説明したように、本発明によれば出力信号を出力する論器回路と、第1電源電位レベルの第1信号が印加され前記出力信号で制御の出力用トランジスタとを設けたので、そのであり、第2電源電位レベルの電圧が変動して、出力用トランジスタに接続されると共に、出力用トランジスタには第1電源電位レベルの第1信号が印加されているため、高速充電が可能となる。レベルの第3信号では接地電位レベルの第1信号が印加されているため、高速充電が可能となる。レベルの第3信号又は接地電位レベルの第1信号でありました電圧の出力で能となるため、そのでは近十つである。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す半導体装置の構成図、第2図は従来の半導体装置の構成図、

ロック図、第3図、第4図、第5図は本発明の第2、第3、第4の実施例を示す第1図の他の制御 図路図、第6図(1),(2)は第5図のセット時とリセット時のタイミングチャート、第7図は本発明の第5の実施例を示す第1図の他の出力側リセット回路図、第8図は第7図のタイミングチャートである。

10……電圧変換回路、11、12……第1、第2の 回路系、20……制御回路、30……出力用トランジ スタ (NHOS)、31……リセット用トランジスタ (NHOS)、V11 ……入力電圧、V12 ……出力電圧、 VCC1、VCC2……第1、第2の電源電圧、Vg……制 即信号、Ver, Vr, Vr1、Vr2 ……リセット信号、 VSS ……接地電位。

出願人代理人 柿 本 恭 成